图22.17是用ROM构成的七段译码电路框图。A4～A0为ROM的输入端。A3～A0是数据输入端，最高位A4只用作试灯输入端（L

图22.17是用ROM构成的七段译码电路框图。A₄～A₀为ROM的输入端。A₃～A₀是数据输入端，最高位A₄只用作试灯输入端(LT)。当LT=1时，不论二进制数码A₃A₂A₁A₀为何值，数码管七段全亮。当LT=0时，数码管则显示四位二进制数所对应的十进制数码。半导体数码管为共阴极接法。试列出实现上述逻辑要求的ROM功能表，并画出ROM的阵列图。