如果结果不匹配，请 
更多“多发射处理机在一个基本时钟周期内能从指令 Cache 中读出…”相关的问题
第1题
已知一个多周期处理器各主要功能单元的操作时间如下：指令存储器和数据存储器300 ps；ALU 200 ps；
寄存器堆100 ps，不考虑多路选择器(MUX)、控制单元(CU)、PC、扩展单元和传输线路的延迟，则该CPU的时钟周期(机器周期)应确定为()。
点击查看答案
A．300 ps
B．200 ps
C．100 ps
D．600 ps
第4题
假设不采用Cache 和指令预取技术,且机器处于“开中断”状态,则在下列有关指令执行的叙述中,正确的是（）
A.每个指令周期中CPU 都至少访问内存一次
B.每个指令周期一定大于或等于一个CPU 时钟周期
C.空操作指令的指令周期中任何寄存器的内容都不会被改变
D.当前程序在每条指令执行结束时都可能被外部中断打断
第6题
Alpha AXP 21064中，16 KB指令Cache的失效率为0．64％，命中时间为一个时钟周期，失效开销为60个时钟
周期。假设采用指令预取技术后，预取命中率为30％。当指令不在指令Cache里，而在预取缓冲器中找到时，需要多花一个时钟周期。其实际失效率是多少？
点击查看答案
第8题
某包含M条指令的程序在一个五段的指令流水线上执行。假设流水线的时钟周期为T，不考虑任何其他的额
外开销和冲突，则执行完该程序所用的时间是()。
点击查看答案
A．(5+M)×T
B．(4+M)×T
C．5+M×T
D．4+M×T
第9题
下面的说法中，（)是不正确的。
A、计算机的速度完全取决于主频
B、计算机的速度不完全取决于主频
C、计算机的速度与主频、机器周期内平均含时钟周期数和平均指令周期含平均机器周期数等有关
第10题
下列关于阵列处理机与流水线处理机特点的描述，不正确的是（)。
A.阵列处理机提高速度主要靠缩短时钟周期，流水线处理机主要靠增大处理单元数
B.阵列处理机利用并行性中的同时性，而流水线处理机利用的是时间重叠
C.阵列处理机使用互连网络来确定处理单元间的连接，而流水线处理机则不是
D.与流水线处理机不同，阵列处理机的结构是和所采用的并行算法紧密联系的
