如果结果不匹配，请 
更多“一个256K×8的存储器，其地址线和数据线总和为”相关的问题
第2题
用32K×8位RAM芯片和64K×4位ROM芯片，设计256K×8位存储器。其中，从30000H到3FFFFH地址空间为只读存储区，其它为可读、可写存储区。完成存储器与CPU连接。
第8题
假定有一个具有以下性能的系统1)存储器和总线系统支持大小为4－16个32位字的数据块访问;2)总线
假定有一个具有以下性能的系统1)存储器和总线系统支持大小为4-16个32位字的数据块访问;2)总线的时钟频率为200MHZ，总线宽度为64位，每64位数据的传输需要一个时钟周期，向存储器发送一个地址需要一个时钟周期;每个总线操作之间需要2个总线周期(设一次存储之前总线总是处于空闲状态);3)对最初的4个字的访问时间为200ns,随后的4个字能在20ns的时内被读取,假定总线传输数据的操作可以与读下4个字的操作重叠进行。读操作中，分别用4个字的数据块和16个字的数据块传输256个数据，计算机两种情况下总线传输的带宽和每秒中总线事务的次数。(说明：一个总线传输操作包含一个地址和紧随其后的数据)
第9题
单地址DMA控制器特点有：（)。
A.内部只有一个口，即存储器口，而I/O 口是隐含着;访问存储器是显寻址，访问I/O 口是隐寻址。
B. DMA一次传送需两个总线周期，即读源口数据和写数据到目的口。
C. 由于DMA访问I/O口与CPU几乎一样，所以I/O译码器可以共用。
D. DMA传输只与系统数据总线宽度有关，而与DMAC的数据总线宽度无关。因此，8位DMAC可以实现8位/16位/32位/64位的DMA传送。
第10题
MCS-51单片机开始运行时，首先是进入取指阶段，其次序是（)
A.程序计数器的内容送到地址寄存器
B.程序计数器的内容自动加1
C.地址寄存器的内容通过内部地址总线到存储器，通过存储器中地址译码电路，使地址为0000H的单元被选中
D.CPU使读控制线有效
E.在读命令控制下被选中存储器单元的内容送到内部数据总线上，因为取指阶段，所以该内容通过数据总线被送到指令寄存器
