如果结果不匹配，请 
更多“采用VHDL描述方式，试用一片GAL16V8设计一位全加器，…”相关的问题
第5题
试用VHDL实现下式的IIR滤波。X（n)为串行同步输入序列，每个X（n)为16位无符号数（并行码)。运算中的乘、除可通过
试用VHDL实现下式的IIR滤波。X(n)为串行同步输入序列，每个X(n)为16位无符号数(并行码)。运算中的乘、除可通过移位实现。
Y(n)=0.625*Y(n-1)+1.75*X(n)
更多“采用VHDL描述方式，试用一片GAL16V8设计一位全加器，…”相关的问题
试用VHDL实现下式的IIR滤波。X(n)为串行同步输入序列，每个X(n)为16位无符号数(并行码)。运算中的乘、除可通过移位实现。
Y(n)=0.625*Y(n-1)+1.75*X(n)
