题目内容
(请给出正确答案)
[主观题]
对于低电平是输出有效电平的译码器,每个输出都是______。若以这种类型的译码器实现组合逻辑电路时,还需要增
加______。
查看答案
如果结果不匹配,请 联系老师 获取答案
由输出低电平有效的3线-8线译码器和8选1数据选择器构成的电路如图4-20所示,
(1)X2X1X0=Z2Z1Z0时,求输出F;
(2)X2X1X0≠Z2Z1Z0时,求输出F。
A、00100000
B、11011111
C、11110111
D、00000100
DAC0832电路控制器的设计
实验要求
用文本编辑输入法设计DAC0832电路控制器,控制器的8位数据输出到DAC0832(数模转换器)完成D/A转换,产生正弦波输出。建立DAC0832电路控制器的实验模式,并通过电路硬件验证,进一步了解DAC0832电路控制器的原理。
设计原理
DAC0832电路控制器的元件符号如图所示,RST是复位输入端,高电平有效;CLK是时钟输入端;WR是写控制输出端,低电平有效;CS是片选输出端,低电平有效;DOUT[7..0]是8位数据输出端,作为DAC0832的数据输入。
图所示电路是一个多谐振荡器,二极管为理想特性,输出波的占空比(即一个周期中高低电平持续的时间比)为( );若将图中二极管反向,设输出波的周期为40ms,则一个周期中高电平的时间为( )ms,低电平的时间为( )ms。
有一个集成电路,手册上规定输出低电平的最大值VOLmax=0.4V,输入低电平的最大值VILmax=0.75V,输出高电平的最小值VOHmin=2.4V,输入高电平的最小值VIHmin=2V。问该电路的高低电平噪声容限分别是多少?