题目内容
（请给出正确答案）
电路如图所示，图中Z为元件阻抗值。T2端口接匹配负载时，在T1端口测得输入端驻波比为ρ=2，T1端口为电压波节点，T1、T2端口外接传输线的特性阻抗均为Z0，求：
如果结果不匹配，请 联系老师 获取答案
更多“电路如图所示，图中Z为元件阻抗值。T2端口接匹配负载时，在T…”相关的问题
18．在图的电路中，Z为串联元件阻抗值，当T2参考面处(2端口接匹配负载时，在T1参考面处测得的输入端驻波比ρ=3，并且T1参考面处为电压波节点，求串联元件Z的阻抗值及参考面T1-T2之间的散射参数矩阵。
对称三相电路如图所示，负载阻抗Z任意(｜Z｜≠∞)。给定Uι=300V，XL=XC=10Ω，试进行下列计算：(1)证明a、b、C左端网络为电流源，并确定电流源参数；(2)不管Z为何值，只要｜Z｜≠∞，确定流经Z的电流；(3)若Z
，确定
如图所示电路接到电压为380V的电源上，已知Z=5+j8Ω，ZA'B'=240+j80Ω，电压表的阻抗为无穷大，试求电压表V1、V2的读数。
四总线缓冲器的设计
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计四总线缓冲器(CT74125)电路，建立四总线缓冲器的实验模式。通过电路仿真和硬件验证，进一步了解四总线缓冲器的功能和特性。
设计原理
四总线缓冲器CT74125的元件符号如图所示，输入端为A(A4～A1)，输出端为Y(Y4～Y1)，ENN是使能控制输入端，低电平有效，当ENN=0时，输出Y=A；当ENN=1时Y=Z(高阻态)。
题如图所示电路中，电压表
的读数大于电压表
的读数，则z是( )元件。
(a)感性 (b)容性(c)阻性
A.ab是同名端
B.cd是同名端
C.bd是同名端
D.bc是同名端
某有源网络如图(a)所示．当所接阻抗Z=0时，测得支路B中电流为
在图电路中，设G、jBC与
10．如图所示二端口网络参考面T2接归一化负载阻抗
福斯特型一端口无源网络综合方法是将给定的策动点阻抗或导纳函数用部分分式展开，例如，若
