某8421码十进制加法计数器集成单元的逻辑符号如图所示,其中C是进位输出端,加法计数到1001后输出脉冲;QA是最低位触发器输出端,QD是最高位触发器输出端;是复位端。请在图上加上适当的连接线及门电路,构成61进制计数器。
CT4193是2~16进制可预置同步可逆计数器。其逻辑符号如图所示。CT4193具有双时钟CP+、CP-。加法计数时,从CP+输入计数脉冲,CP-=1;减法计数时,从CP一输入计数脉冲,CP+=1。CR是清零端,正脉冲有效,LD是预置端,低电平有效。C0为进位输出端,B0为借位输出端,它们都输出负脉冲。
试用CT4193,采用异步预置法组成十进制减法计数器。
用JKFF设计一同步十进制减法计数器,在下面列出的驱动方程中,选择正确答案( )
A.J0=K0=1:,K1=Q0:,:,
B.J0=K0=1:,:,:,
C.J0=K0=1:,:,:,K3=Q0
D.J0=K0=1:,:,:,