如果结果不匹配，请 
更多“微处理器的（)为并行数据总线的线数。A、字长B、线数C、以上…”相关的问题
第8题
假定在CPU和主存之间有一个同步总线相连，其时钟周期为50 ns，单独设有32位地址线和32位数据线。主
存读传输时，首先要花1个时钟周期发送地址和读命令，最终从总线取数要花一个时钟周期，存储器的取数时间为220 ns；主存写操作时，先花一个时钟周期送地址、数据和写命令，在随后的两个时钟周期内写人数据。要求分别求出该存储器进行连续读和写操作时的总线带宽。
点击查看答案
第9题
总线由数据总线、地址总线和控制总线组成，数据总线是从微处理器向内存储器、i／0接口传送数据的通路;反之，它也是从内存储器、i／o接口向微处理器传送数据的通路，因为它可以在两个方向上往返传送数据，称为双向总线。（)
