设寄存器位数为8位,画出补码定点除法运算器框图,要求: (1)寄存器和全加器用方框表示; (2)详细画出反映补码除法的最末位全加器的输入逻辑电路; (3)描述补码加减交替操作和上商的操作; (4)指出加和移位次数。
设X、Y、Z均为n+1位寄存器(n为最低位),机器数采用1位符号位。若除法开始时操作数已放在合适的位置,试分别描述原码和补码除法商符的形成过程。
假设机器数字长为32位(不包括符号位),若一次加法需1μs,一次移位需lμs,则完成原码1位乘法、原码2位乘法、补码加减交替除法(设上商和移位同时进行)所需的时间分别为______、_______、__________、_____________。