首页 > 计算机应用技术> 网页设计与制作

题目内容（请给出正确答案）

[主观题]

若干SRAM存储芯片与8086CPU连接时，通常被分为奇和偶存储体。（)

若干SRAM存储芯片与8086CPU连接时，通常被分为奇和偶存储体。 ( )

查看答案

如果结果不匹配，请联系老师获取答案

您可能会需要：

重置密码查看订单联系客服

安装优题宝APP，拍照搜题省时又省心！

更多“若干SRAM存储芯片与8086CPU连接时，通常被分为奇和偶…”相关的问题

第1题

在SRAM芯片中，有哪些主要的功能电路？在存储芯片中，为什么通常将基本单元阵列排列成方阵？

点击查看答案

第2题

某单片机的系统程序，不允许用户在执行时改变，则可以选用作为存储芯片

A.SRAM

B.闪速存储器

C.cache

D.辅助存储器

点击查看答案

第3题

某单片机的系统程序，不允许用户在执行时改变，则可以选用()作为存储芯片。

A.闪速存储器

B.辅助存储器

C.cache

D.SRAM

点击查看答案

第4题

详细画出处理器与存储芯片的连接图。

点击查看答案

第5题

设某计算机采用8片8 KB的SRAM组成64 KB的存储系统，芯片的片选信号为CS。请写出每一片芯片的地址空

间。若在调试中发现： (1)无论往哪个芯片中存放8 KB的数据，以E000H为起始地址存储芯片中都有相同的数据； (2)对第2、4、6、8片的访问总不成功； (3)对第1～4片的访问总不成功。请分析原因。

点击查看答案

第6题

一刚竣工的楼房，其整浇楼板与墙体连接处发生若干裂缝，经观察裂缝宽度没有持续增长（)。

一刚竣工的楼房，其整浇楼板与墙体连接处发生若干裂缝，经观察裂缝宽度没有持续增长()。

点击查看答案

第7题

数据总线缓冲存储器是一个三态双向16位数据缓冲存储器，它是8255A与8086CPU之间的数据接口。()

数据总线缓冲存储器是一个三态双向16位数据缓冲存储器，它是8255A与8086CPU之间的数据接口。（)

A.错误

B.正确

点击查看答案

第8题

8086CPU在读/写总线周期的T3状态结束对READY线采样,如果READY为低电平,则在T3与T4状态之间插入等待状态TW( )。

8086CPU在读/写总线周期的T3状态结束对READY线采样,如果READY为低电平,则在T3与T4状态之间插入等待状态TW（)。

8086CPU在读/写总线周期的T3状态结束对READY线采样,如果READY为低电平,则在T3与T4状态之间插入等待状态TW()。

A、错误

B、正确

点击查看答案

第9题

中断响应以后，8086CPU内部指令指针IP的值是（)。

A.中断服务程序入口地址中的偏移地址

B.必为0000

C.与中断响应前一样

D.不确定

点击查看答案

第10题

数据总线缓冲存储器（)

A.是一个三态双向16位数据缓冲存储器

B.是8255A与8086CPU之间的数据接口

C.CPU执行输出指令时，可将控制字或数据通过它传送给8255A

D.是CPU与8255A之间交换信息的必经之路

点击查看答案

第11题

把若干台计算机用通信线路连接在一起，就可以构成一个计算机______系统。

点击查看答案

湖南拓肯信息安全技术有限公司版权所有 ©2024

湘ICP备19012461号-1 湘公安备案43019002002173号营业执照

违法和不良信息举报电话：400-118-7898

举报/反馈/投诉邮箱：deng＃ujigu.com（请将＃替换成@）