题目内容
（请给出正确答案）
设计以下3变量组合逻辑电路：
(1)判奇电路。输入中有奇数个1时，输出为1，否则为0。
(2)判偶电路。输入中有偶数个1时，输出为1，否则为0。
(3)判一致电路。输入变量取值相同时，输出为1，否则为0。
(4)判不一致电路。输入变量取值不一致时，输出为1，否则为0。
(5)被3整除电路。输入能被3整除时，输出为1，否则为0。
(6)A，B，C多数表决电路。有2个或2个以上为1时输出才为1，但C有否决权。
答案
列真值表，如表A.2-13所示。为方便起见，表中同时给出了6个输出变量的真值表。
表 A.2-13 真值表
|
如果结果不匹配，请 联系老师 获取答案
更多“设计以下3变量组合逻辑电路： （1)判奇电路。输入中有奇数个…”相关的问题
用VHDL语言完成如下设计： (1)用行为描述法设计三变量奇数个1的判别电路； (2)用数据流法设计三变量偶数个1的判别电路； (3)用结构描述法设计三变量一致电路。
组合逻辑设计题：在PDH光通信系统中有一种光线路码型称为384B(即将输入的3比特码字转换为4比特码字输出，每个输入码字和输出码字所占用的时间间隔相同)。其真值转换表如表3.1.43所示。在4B码字中只允许使用表3.1.43中规定的8种，其余可能出现的4B码字称为禁字。请用图解法设计一个图3.1.73所示的检出禁字的逻辑电路，只要4B码字出现禁字，则在W端口输出为“1”。限用与非门构成。
| 表3.1.43 | ||||||
| 输入码字(3B) | 输出码字(4B) | |||||
| B11 0 0 0 0 1 1 1 1 | B12 0 0 1 1 0 0 1 1 | B13 0 1 0 1 0 1 0 1 | B21 0 0 0 0 1 1 1 1 | B22 0 0 1 1 0 0 1 1 | B23 0 1 0 1 0 1 0 1 | B24 1 1 1 0 1 0 0 0 |
一个数字小系统如图(a)所示，它由时序逻辑电路和组合逻辑电路两部分组成，图中组合逻辑电路的真值表如下表所示，假定触发器的置位端SET和复位端CLR均无效。
| S1 | bar{S_2}+bar{S_3} | A2 | A1 | A0 | bar{Y}_0 | bar{Y}_1 | bar{Y}_2 | bar{Y}_3 | bar{Y}_4 | bar{Y}_5 | bar{Y}_6 | bar{Y}_7 |
| 0 | × | × | × | × | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| × | 1 | × | × | × | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 |
| 1 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |
| 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
