题图所示是用ROM构成的七段译码电路框图。A4~A0是ROM的输入端,其中A3~A0,是数据输入端,最高位A4只用作试灯输
题图所示是用ROM构成的七段译码电路框图。A4~A0是ROM的输入端,其中A3~A0,是数据输入端,最高位A4只用作试灯输入端(LT)。当 LT=1时,不论二进制数码A3A2A1A0为何值,数码管七段全亮,当LT=0时,数码管则显示4位二进制数所对应的十进制数码。半导体数码管为共阴极接法。试列出实现上述逻辑要求的ROM功能表,并画出ROM的阵列图。
题图所示是用ROM构成的七段译码电路框图。A4~A0是ROM的输入端,其中A3~A0,是数据输入端,最高位A4只用作试灯输入端(LT)。当 LT=1时,不论二进制数码A3A2A1A0为何值,数码管七段全亮,当LT=0时,数码管则显示4位二进制数所对应的十进制数码。半导体数码管为共阴极接法。试列出实现上述逻辑要求的ROM功能表,并画出ROM的阵列图。
图22.17是用ROM构成的七段译码电路框图。A4~A0为ROM的输入端。A3~A0是数据输入端,最高位A4只用作试灯输入端(LT)。当LT=1时,不论二进制数码A3A2A1A0为何值,数码管七段全亮。当LT=0时,数码管则显示四位二进制数所对应的十进制数码。半导体数码管为共阴极接法。试列出实现上述逻辑要求的ROM功能表,并画出ROM的阵列图。
题图所示电路是用运算放大器构成的逻辑电路,输入Ui1、Ui2的高电平等于电源电压UCC。问:
(1)R1/R2在什么范围内取值时,该电路可实现逻辑与运算?
(2)R1/R2在什么范围内取值时,该电路可实现逻辑或运算?
题图所示电路是用MOSFET构成的逻辑电路,已知RL=20kΩ,US=5V,MOSFET的导通电阻_RM=200Ω,UA和UB只取5V(逻辑1)或0V(逻辑0),求出UA和UB所有组合状态下电路的输出电压UO,并判断该电路的逻辑功能。
设一个二进制D/A转换器的满刻度输出电压Vom为8V,实验电路框图如下图所示,图中计数器由JK触发器构成,试对应于时钟信号10个CP脉冲画出输出电压波形(设触发器的初始状态为0000) 。
利用题图所示两种方法将20~50MHz频率变换为0~30MHz,指出哪一种方案更合理,为什么?图中符号表示由混频器和带通滤波器构成的边带选频电路。
如题图所示为三环数字频率合成器的原理框图。图中标明了两参考频率fr1和fr2的数值及混频器Ⅰ的外来振荡频率值。设两可编程分频器的分频比分别为N1=3700~2701,N2=594~893两混频器与其相连的滤波器起着频率相减器的作用。
某接口需占用4个I/O接口地址,假设为2F0H~2F3H,则相应的地址译码部分电路如图8-12所示。
图8-12中,地址A9~A2为如图组合时,端输出低电平(AEN必须为低电平),地址依次为:10111100,共8位。把A1、A0附在最后构成10位地址如下。
设DAC满度输出电压为14V,试对应输入时钟脉冲画出输出电压vO的波形(设模8计数器由D触发器构成),电路框图如图10.2.2所示。