如图所示电路可用作阶梯波发生器。如果计数器是加／减计数器，它和DAC相适应，均是十位（二进制数)，时钟频率为1M

如图所示电路可用作阶梯波发生器。如果计数器是加/减计数器，它和DAC相适应，均是十位(二进制数)，时钟频率为1MHz，求阶梯波的重复周期，试画出加法计数和减法计数时DAC的输出波形(控制信号S=0，加计数；S=1，减计数)。