题目内容
(请给出正确答案)
[主观题]
试用GAL设计001011序列信号发生器,编写相应的VHDL语言程序,并在ispLEVER开发系统中完成仿真和进
行器件适配。
查看答案
如果结果不匹配,请 联系老师 获取答案
图3.72所示的是一个正弦和余弦序列发生器的信号流程图,其中,延时器1和延时器2的输入和输出信号分别为s1(n+1)、s1(n)和s2(n+1)、s2(n)。