![](https://static.youtibao.com/asksite/comm/h5/images/m_q_title.png)
设寄存器位数为8位,画出补码定点除法运算器框图,要求: (1)寄存器和全加器用方框表示;
设寄存器位数为8位,画出补码定点除法运算器框图,要求: (1)寄存器和全加器用方框表示; (2)详细画出反映补码除法的最末位全加器的输入逻辑电路; (3)描述补码加减交替操作和上商的操作; (4)指出加和移位次数。
![](https://static.youtibao.com/asksite/comm/h5/images/solist_ts.png)
设寄存器位数为8位,画出补码定点除法运算器框图,要求: (1)寄存器和全加器用方框表示; (2)详细画出反映补码除法的最末位全加器的输入逻辑电路; (3)描述补码加减交替操作和上商的操作; (4)指出加和移位次数。
设机器数字长为n位(不包括符号位),画出补码一位乘的运算器框图(图中必须反映补码一位乘算法),要求: (1)寄存器和全加器均用方框表示; (2)指出每个寄存器的位数及寄存器中操作数的名称; (3)详细画出第5位全加器的输入逻辑电路; (4)描述补码一位乘法过程中的重复加和移位操作。
设X、Y、Z均为n+1位寄存器(n为最低位),机器数采用1位符号位。若除法开始时操作数已放在合适的位置,试分别描述原码和补码除法商符的形成过程。
设有一个16位定点补码运算器,序号0为最低位,能实现下述功能: A±X→A X×Q→A//Q(高位积在A中) A÷x→Q(商在Q中) (1)列出实现上述功能的控制信号; (2)画出全加器第5位和A、Q寄存器第5位的输入电路。
设有一个16位定点补码运算器,序号n为最低位,能实现下述功能: A±X→A X×Q→A//Q(高位积在A中) A÷X→Q(商在Q中) (1)列出实现上述功能的控制信号; (2)画出全加器第5位和A、Q寄存器第5位的输入电路。
画出实现n位小数(不包括符号位在内)的补码一位乘运算器框图。要求: (1)指出寄存器和全加器位数; (2)详细画出最低位全加器的输入电路; (3)描述重复加和移位的操作; (4)指出加和移位次数。