首页 > 电气工程及其自动化> 电气安全
题目内容 (请给出正确答案)
[主观题]

图是一个序列信号产生电路,由一个计数器和一个PLA组成,(PLA组成的电路是一个数据选择器),CP是方波时钟信号。

图是一个序列信号产生电路,由一个计数器和一个PLA组成,(PLA组成的电路是一个数据选择器),CP是方波时钟信号。试画出QA~QD和f信号的波形(要求超过一个计数周期)。

图是一个序列信号产生电路,由一个计数器和一个PLA组成,(PLA组成的电路是一个数据选择器),CP是

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“图是一个序列信号产生电路,由一个计数器和一个PLA组成,(P…”相关的问题
第1题
图所示电路是用来产生连续的近似正弦波,其基本原理是产生正、负阶梯波形来近似代表正弦波,循环计数器产生二
进制数码Z0~Z3(Z0是最低位,Z3是符号位);A、B两个数码来控制D/A转换器中开关的闭合。求一个周期内各个阶梯的输出值,并绘制出近似的正弦波形,其峰值近似为多少?计数器的时钟频率与所产生的近似正弦波频率的关系如何?

点击查看答案
第2题
用计数器-ROM法设计一个16字8位的字序列信号发生器,依次输出ASCII码字符A,B,C,…,P代码信号。
点击查看答案
第3题
计数器可构成定时器、分频器、序列信号发生器和寄存器等常用电路。()
计数器可构成定时器、分频器、序列信号发生器和寄存器等常用电路。()

T.对

F.错

点击查看答案
第4题
图3.72所示的是一个正弦和余弦序列发生器的信号流程图,其中,延时器1和延时器2的输入和输出信号分别为s1(n+1

图3.72所示的是一个正弦和余弦序列发生器的信号流程图,其中,延时器1和延时器2的输入和输出信号分别为s1(n+1)、s1(n)和s2(n+1)、s2(n)。

点击查看答案
第5题
伪随机信号发生器可以用______位的最长线性序列移存型计数器设计电路构成。
点击查看答案
第6题
以如图所示的ROM电路实现同步计数器或序列信号发生器。试说明电路的设计是否存在问题。电路工作时会有什么结
果?

点击查看答案
第7题
已知一个(3,1,3)卷积码编码器的输入码元序列为{ak},第i个输出的监督序列为bi=ai;ci=ai+ai-2;di=ai+ai-1+ai-2。试画出该编码器的电路方框图、码树图和网格图。当输入序列为0101011B时,试求其输出码元序列。

点击查看答案
第8题
图6-18所示电路可用作阶梯波发生器。如果计数器是加/减计数器,它和DAC相适应,均是十位(二进制数),

图6-18所示电路可用作阶梯波发生器。如果计数器是加/减计数器,它和DAC相适应,均是十位(二进制数),时钟频率为1 MHz,求阶梯波的重复周期,试画出加法计数和减法计数时DAC的输出波形(控制信号S=0,加计数;S=1,减计数)。

点击查看答案
第9题
图所示电路中,回路Ⅰ是一个信号传输回路,为了抑制一个频率为27.75MHz的强干扰信号,附加一个吸收回路Ⅱ,该回路
与回路Ⅰ通过互感耦合,如图所示,回路Ⅱ本身的谐振频率为27.75MHz。若设耦合系数为0.25,试比较吸收回路存在和不存在时传输回路输出端干扰信号的大小。u1,u2分别为输入、输出信号。

点击查看答案
第10题
序列信号发生器可以由()构成。

A.计数器

B.移位寄存器

C.数据比较器

D.加法器

点击查看答案
第11题
判断一个电路是否可能产生险象的方法有代数法和卡诺图法。()
判断一个电路是否可能产生险象的方法有代数法和卡诺图法。()

A.错误

B.正确

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改