![](https://static.youtibao.com/asksite/comm/h5/images/m_q_title.png)
在图题8.2所示数字系统中,计数器为4位加法计数器,4位D/A转换器为主教材的图8.2.2所示的倒T型电阻网络D/A转
在图题8.2所示数字系统中,计数器为4位加法计数器,4位D/A转换器为主教材的图8.2.2所示的倒T型电阻网络D/A转换器,已知RF= 20kΩ,R=5kΩ,VREF=-2.56V。假设计数器初始状态为Q3Q2Q1Q0=0000,试画出输出电压vO波形。
![](https://static.youtibao.com/asksite/comm/h5/images/solist_ts.png)
在图题8.2所示数字系统中,计数器为4位加法计数器,4位D/A转换器为主教材的图8.2.2所示的倒T型电阻网络D/A转换器,已知RF= 20kΩ,R=5kΩ,VREF=-2.56V。假设计数器初始状态为Q3Q2Q1Q0=0000,试画出输出电压vO波形。
图6-26所示ADC中,已知4位DAC输出满量程电压Vomax=1 5V,触发器现态为0,计数器响应下降沿,输入电压V1=10V,试求: (1)画出N,A,B各点波形; (2)求Vi对应Vi=10V时,输出数字量D3D2D1D0是多少?
图中所示ADC中,已知4位DAC输出满量程电压Vomax=15V,触发器现态为0,计数器响应下降沿,输入电压V1=10V,试求:
图题8.5所示4位双极性D/A转换器,试分析电路输入输出关系,输入数字量D3D2D1D0应采用什么码?
已知一个数字低通滤波器的系统函数为H1(v),若用图5.19所示的结构代替H1(v)中的每一个延时单元v-1后,得到的系统函数为H(z)。
用MSI时序模块实现同步时序电路。 某系统ASM图如图5-8所示,试设计该图描述的控制器(条件输出块和状态块中所标符号为输出信号)。要求用集成计数器74LS163为核心进行设计。(附74LS163计数器主要功能表,如表5-10所示。)
在连续系统中信号f(t)经理想微分器后的输出为
f(t)经理想积分器后的输出[设f(∞)=0]为
它是f(t)曲线下的面积。
现用数字系统进行仿真。设取样间隔为T,连续信号f(t)在t=kT时的样值
f(kT)=f(t)|t=kT
如题6.45图所示。
题9—21图(a)所示一传动系统的齿轮A质量10kg。回转半径0.2m;齿轮B质量3kg.回转半径为0.08m。系统在静止时,在齿轮B上作用一力偶矩M=6N.m。不计摩擦, 试求: (1)齿轮B的角速度达到600r/rain所需的时间; (2)齿轮B作用于齿轮A上的切向力。
电压一频率(V-F)变换的A/D转换器原理电路如图题8.19所示。当比较器输出vc为高电平时,放电开关S合上,电容C快速放电。vc为低电平时,S打开,vI对电容C充电。已知R=51kΩ,C=2200pF。
(1) 若VREF=7V,vI=9V,计数器位长为8位,在t=t0。时,VK跳变为1,经0.01秒后,VK跳变为0,此时计数器中的状态Q7~Q0是什么?
(2) 上述参数条件下,vI输入多少伏时,计数器输出的数字量最大?
图L7-5(a)中只读存储器EPROM2716和静态RAM6116分别作为某数字系统的外部程序存储器和外部数据存储器使用。其中P0.0~P0.7、P2.0~P2.2、ALE、PSEN'、RD'、WR'为该数字系统的输入/输出(I/O)端口,ALE、PSEN'、RD'、WR'四者的时间关系如图L7-5(b)所示,集成芯片74LS273为8D触发器(具有公共时钟端CLK和清零端R'D),其功能如表L7-5-1所示。试分析图L7-5(a)所示电路的工作原理。
表L7-5-1 74LS273功能表 | ||||
R'D | CLK | Di | D'i | 功能 |
0 1 1 1 | × ↑ ↑ 0 | × 1 0 × | 0 1 0 Qi | 清0 置1 置0 保持 |