图(a)是用TTL主从JK触发器构成的信号检测电路,用来检测CP高电平期间“是否有输入脉冲,若CP,u的波形如图(b)所示,画出输出Q的波形。
利用增加与非门的办法,将图6.2.5(a)*所示的主从型RS触发器转换为主从型JK触发器,画出逻辑图,并写出设计过程。
CMOS主从上升沿触发器组成的电路如图4.2.24(a)所示,输入波形如图4.2.24(b)所示,画出Q1~Q4的波形。
主从型JK触发器组成的逻辑电路如图4.2.17(a)所示,输入波形如图4.2.17(b)所示,画出输出端的波形。设触发器的初始状态为Q=0。