题目内容
(请给出正确答案)
[主观题]
74LS161是一个()的四位二进制加计数器。
A、同步清0,异步置数
B、异步清0,同步置数
C、同步清0,同步置数
查看答案
如果结果不匹配,请 联系老师 获取答案
A、同步清0,异步置数
B、异步清0,同步置数
C、同步清0,同步置数
由时序电路74LS161四位二进制计数器和ROM组成的逻辑电路如图所示。试画出在8个CP脉冲下,Q2、Q1、Q0、F1、F2各点输出波形。设计数器初始状态为Q3Q2Q1Q0=1111。
overline{CR}overline{LD}CTPCTTCPD0D1D2D3 | Q_{0}^{n+1}Q_{1}^{n+1}Q_{2}^{n+1}Q_{3}^{n+1}CO |
0 × × × × × × × × 1 0 × × ↑d0d1d2d3 1 1 1 1 ↑ × × × × 1 1 0 × × × × × × 1 1 × 0 × × × × × | 0 0 0 0 0 d0d1d2d30 M=16加法计数 保持 保持 |
若用图所示的四位D锁存器T4375组成一个四位数码寄存器,设要寄存的二进制数码为D3D2D1D0,试在T4375的外引脚图上标出这四位数码的每一位应分别送给哪个引脚,外部时钟脉冲CP应加至什么引脚。
A.每个区给一个二位二进制数代码
B.每个区给一个四位二进制数代码
C.每个区给一个八位二进制数代码
D.每个区给一个十六位二进制数代码
最少需用________位二进制数表示任一四位长的十进制整数。
A.10
B.14
C.13
D.16