首页 > 计算机应用技术> VB程序设计
题目内容 (请给出正确答案)
[主观题]

已知寄存器位数为8位,机器数取1位符号位,设其内容为01101100,当它代表无符号数时,逻辑左移一位后

得________,逻辑右移一位后得________。当它代表补码时,算术左移一位后得________,算术右移一位后得________。

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“已知寄存器位数为8位,机器数取1位符号位,设其内容为0110…”相关的问题
第1题
设寄存器位数为8位,机器数采用补码形式(含一位符号位)。对应于十进制数-27,寄存器内为______。

A.27H

B.9BH

C.E5H

D.5AH

点击查看答案
第2题
设寄存器位数为8位,机器采用补码形式(含一位符号位)。对应于十进制数-38,寄存器内为______。

A.(B8)16

B.(A6)16

C.(DA)16

D.(C8)16

点击查看答案
第3题
已知寄存器位教为8位,机器数为补码(含2位符号位),设其内容为11001011,算术左移一位后得________,

已知寄存器位教为8位,机器数为补码(含2位符号位),设其内容为11001011,算术左移一位后得________,此时机器数符号为________;算术右移一位后得________,此时机器数符号为________。

点击查看答案
第4题
已知十进制数x=-5.5,分别写出对应8位字长的定点小数(含1位符号位)和浮点数(其中阶符1位,阶码2位,

已知十进制数x=-5.5,分别写出对应8位字长的定点小数(含1位符号位)和浮点数(其中阶符1位,阶码2位,数符1位,尾数4位)的各种机器数,要求定点数比例因子选取2-4,浮点数为规格化数,则定点表示法对应的[x]原为________,[x]补为________,[x]反为________,浮点表示法对应的[x]原为________,[x]补为________,[x]反为________。

点击查看答案
第5题
设机器数字长为8位(含1位符号位),设A= 一19/32,B=一17/128,计算[A±B]补,并还原成真值。

设机器数字长为8位(含1位符号位),设A= 一19/32,B=一17/128,计算[A±B]补,并还原成真值。

点击查看答案
第6题
在整数定点机中,机器数字长为8位(含1位符号位),当x=-0(十进制)时,其对应的二进制为________,[x]

在整数定点机中,机器数字长为8位(含1位符号位),当x=-0(十进制)时,其对应的二进制为________,[x]原=________,[x]反=________,[x]补=________,[x]移=________。

点击查看答案
第7题
设X、Y、Z均为n+1位寄存器(n为最低位),机器数采用1位符号位。若除法开始时操作数已放在合适的位置,

设X、Y、Z均为n+1位寄存器(n为最低位),机器数采用1位符号位。若除法开始时操作数已放在合适的位置,试分别描述原码和补码除法商符的形成过程。

点击查看答案
第8题
设机器数字长为n位(不包括符号位),画出补码加减交替法的运算器框图(图中必须反映补码加减法算法)

设机器数字长为n位(不包括符号位),画出补码加减交替法的运算器框图(图中必须反映补码加减法算法),要求: (1)寄存器和全加器均用方框表示; (2)指出每个寄存器的位数及寄存器中操作数的名称; (3)详细画出第5位全加器的输入逻辑电路(设第n位为最末位); (4)描述补码加减交替操作和上商操作。

点击查看答案
第9题
在补码除法中,设[x]补为被除数,[y]补为除数。除法开始时,若[x]补和[y]补同号,需作__________操作,
得余数[r]补,若[r]补和[y]补异号,上商____________,再作_________操作。若机器数为8位(含1位符号位),共需上商__________次,且最后一次上商________。

点击查看答案
第10题
设机器数字长为n位(不包括符号位),画出补码一位乘的运算器框图(图中必须反映补码一位乘算法),要

设机器数字长为n位(不包括符号位),画出补码一位乘的运算器框图(图中必须反映补码一位乘算法),要求: (1)寄存器和全加器均用方框表示; (2)指出每个寄存器的位数及寄存器中操作数的名称; (3)详细画出第5位全加器的输入逻辑电路; (4)描述补码一位乘法过程中的重复加和移位操作。

点击查看答案
第11题
设机器数字长为n位(不包括符号位),画出原码两位乘的运算器框图(图中必须反映原码两位乘算法),要

设机器数字长为n位(不包括符号位),画出原码两位乘的运算器框图(图中必须反映原码两位乘算法),要求: (1)寄存器和全加器均用方框表示; (2)指出每个寄存器的位数及寄存器中操作数的名称; (3)详细画出第5位全加器的输入逻辑电路(设第n位为最末位); (4)描述原码两位乘法过程中的重复加和移位操作。

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改